Tecnologia

Memória tridimensional para a evolução dos eletrônicos

Grupo da Universidade de Cambridge, liderado por Russem Cowburn, utiliza a tecnologia emergente da spintrônica para desenvolver os chips do futuro

Tecnologia: ao evoluir para plataformas tridimensionais, os chips poderão levar a um aumento de diversas vezes na performance dos dispositivos eletrônicos (Getty Images)

Tecnologia: ao evoluir para plataformas tridimensionais, os chips poderão levar a um aumento de diversas vezes na performance dos dispositivos eletrônicos (Getty Images)

DR

Da Redação

Publicado em 30 de setembro de 2013 às 14h11.

Londres – Na busca por aparelhos eletrônicos cada vez mais poderosos, um componente tem destaque especial: o processador. “Cérebro” de computadores, celulares, tablets, câmeras e outros dispositivos digitais, o chip tem o desafio de ser sempre mais rápido mesmo tendo que lidar com uma quantidade de informações que não para de crescer. Se fosse humano, teria que ser uma mistura de Usain Bolt e Albert Einstein.

Os processadores atuais lidam com informações em um tipo de memória, chamada de acesso aleatório (RAM), no qual os dados digitais fluem em duas dimensões. Mas e se fossem tridimensionais? As informações passariam não apenas pelos planos X e Y de um gráfico, mas também pelo Z. Como se fosse sair do chão de uma cabana para um edifício de muitos andares.

É justamente essa proposta que tem motivado os estudos no grupo dirigido pelo físico Russell Cowburn no Laboratório Cavendish da Universidade de Cambridge, no Reino Unido. Cowburn foi um dos palestrantes no dia 27 de setembro, último dia da FAPESP Week London, simpósio realizado na Royal Society, em Londres.

Segundo Cowburn, ao evoluir para plataformas tridimensionais, os chips poderão levar a um aumento de diversas vezes na performance dos dispositivos eletrônicos.

Melhores, mas não maiores. Ao passar de uma camada para várias, os chips não ganhariam em tamanho, outra preocupação da indústria eletrônica.

“Um típico microchip tem cerca de 1 milímetro de espessura, mas as coisas interessantes ocorrem em uma finíssima camada com cerca de 1 micrômetro [milionésima parte do metro] no topo. Isso significa que 1 milésimo do volume atual de um chip é usado para as funções ‘inteligentes’. O resto é embalagem e substrato”, disse Cowburn à Agência FAPESP.

“Mesmo levando em consideração os chips atuais, temos o potencial de colocar dezenas, centenas ou milhares de camadas sem ter de mudar o tamanho do dispositivo”, disse o cientista.


Em teoria, já parece complicado, mas na prática é ainda mais. Para transformar os resultados das pesquisas feitas em Cambridge em tecnologias de mercado, serão necessárias mudanças também no funcionamento básico dos eletrônicos.

“Precisamos aprender, por exemplo, como dissipar o calor do interior do chip tridimensional. Temos também que descobrir como fazer com o fluxo de informação, com sua velocidade. Meu ponto de vista é que serão necessários novos níveis básicos, novos princípios físicos para poder aproveitar as vantagens da arquitetura tridimensional. Não podemos construir os circuitos eletrônicos atuais em 3D”, disse Cowburn.

Enquanto outros laboratórios têm pesquisado sucessores do silício para os chips do futuro, o grupo de Cowburn tem preferido utilizar uma alternativa híbrida.

“Usamos silício na base, onde fica a parte microeletrônica convencional. E dali para cima temos as partes que lidam com os processos, no nosso caso, utilizando a spintrônica”, disse.

A spintrônica é uma tecnologia emergente – já presente em dispositivos comerciais – que explora o spin (orientação) dos elétrons e o momento magnético associado, além da carga elétrica (base da eletrônica tradicional).

“Somos um laboratório de física. No momento, estamos explorando novos métodos que permitam que a informação passe de átomo para átomo em uma dimensão que atualmente não é usada”, explicou Cowburn.

O físico britânico ganhou prêmios como o GSK Westminster Medal and Prize, o Degussa Science to Business Award, o Hermes International Technology Award e o Institute of Physics Paterson Medal and Prize. Cowburn tem mais de 60 patentes, é fundador de duas empresas startup e inventou a tecnologia de autenticação por superfície a laser (LSATM).


Além de Cowburn, a sessão sobre Nanotecnologia contou com palestras de Marcelo Knobel, Thoroh de Souza e Paul O’ Brien.

Knobel, coordenador científico da FAPESP Week London, é professor no Instituto de Física da Universidade Estadual de Campinas (Unicamp), onde lidera um grupo que realiza pesquisas em materiais magnéticos no Laboratório de Materiais e Baixas Temperaturas. No simpósio em Londres falou sobre conceitos básicos de nanomagnetismo.

Souza abordou em sua palestra o Centro de Pesquisas Avançadas em Grafeno, Nanomateriais e Nanotecnologia (MackGrafe), da Universidade Presbiteriana Mackenzie, em São Paulo, que, com apoio financeiro da FAPESP, tem sua com inauguração prevista para 2014.

O MackGrafe terá como atribuição desenvolver produtos que gerem patentes, licenças e royalties à instituição na qual está sediado. “Um dos motivos de vir à FAPESP Week foi buscar novas colaborações”, disse Souza.

O outro palestrante foi Paul O’Brien, professor da University of Manchester e fundador da Nanoco Technologies, que falou sobre a comercialização da nanotecnologia.

Acompanhe tudo sobre:ComputadoresPesquisa e desenvolvimentoTecnologias sem fio

Mais de Tecnologia

Segurança de dados pessoais 'não é negociável', diz CEO do TikTok

UE multa grupo Meta em US$ 840 milhões por violação de normas de concorrência

Celebrando 25 anos no Brasil, Dell mira em um futuro guiado pela IA

'Mercado do amor': Meta redobra esforços para competir com Tinder e Bumble